搜索新闻

LCoS(硅基液晶)芯片设计与应用前瞻

5在CADENCE平台上设计LCoS芯片版图
来源:投影时代 更新日期:2008-05-08 作者:佚名
内容导航:  分页浏览 | 全文浏览

5 在CADENCE平台上设计LCoS芯片版图

根据中国微电子行业的加工条件,选择包含丰富EDA工具的Cadence软件,尝试着建立了一套0.6μm工艺LCoS芯片版图,其中包括电路符号库、电路设计库、单元版图库及其用于布局布线的Phanton库和仿真库等。主要设计流程如图4所示[7]。

首先确定设计方案,同时要选择能实现该方案的合适的CMOS工艺流程。多面手根据具体的CMOS元器件参数设计电路原理图。接着进行第一次仿真,包括数字电路的逻辑模拟、故障分析、模拟电路的交直流分析、瞬态分析。LCoS芯片电路在进行仿真时,必须要有元件模型库的支持,计算机上模拟的输入输出波形代替了实际电路调试中的信号源和示波器。这一次仿真主要是检验设计方案在功能方面的正确性。

EDA技术使得LCoS设计人员在实际的芯片产生之前,就可以全面了解系统的功能特性和物理特性,从而将开发过程中出现的缺陷消灭在设计阶段,不仅缩短了开发时间,也降低了开发成本。

前端设计检查完毕后,进行版图布局、寄存参数的提取和静态时序分析。在后仿真验证过程中,可先用从版图中提取的寄生参数文件计算出延迟文件,再反标回逻辑网表进行后仿真。仿真通过后则设计完毕,便可进行下一步的投片生产。

 标签:
特别提醒:本文为原创作品,转载请注明来源,翻版/抄袭必究!
广告联系:010-82755684 | 010-82755685 手机版:m.pjtime.com官方微博:weibo.com/pjtime官方微信:pjtime
Copyright (C) 2007 by PjTime.com,投影时代网 版权所有 关于投影时代 | 联系我们 | 欢迎来稿 | 网站地图
返回首页 网友评论 返回顶部 建议反馈
快速评论
验证码: 看不清?点一下
发表评论