视频监控系统中多画面处理器的设计

    2.4 D/A转换及输出缓冲放大

    D/A转换电路将FPGA输出的数字视频信号转移成模拟视频信号，然后经过缓冲放大输出给监视器，D/A芯片选HI1171。该芯片是一种分辨率为8位，频率为40MHz的高速D/A转换器，其最大积分和微分线性误差分别为1.3LSB和0.25LSB；最小建立时间仅为5ns，在单5V下工作，功耗只有80mW。输出缓冲放大由分立元件组成。

    2.5 单片机

    单片机选日本NEC公司的μPD78F0034，该芯片的主要特点是：

    ·时钟为8.38MHz时的指令周期为0.24μs；

    ·ROM为32KB FLASH,RAM为1024bytes；

    ·可寻址空间为64KB，5个外部中断，15个内部中断；

    ·39个CMOS I/O，8个COMS INPUT，4个N-CH漏极开路I/O；

    ·1个16位定时/计数器，2个8位定时/计数器；

    ·1个时钟定时器，1个看门狗定时器，1个UART端口；

    ·支持I2C总线，有时钟信号及蜂鸣信号输出功能；

    ·外部数据总线8位，内部寄存器为16位；

    ·有8位无符号乘法指令，16位除法指令；

    ·工作电压范围为1.8V～5.5V，有STOP/HALT工作模式。

    由此可见，该芯片的性能要优于目前流行的MCS-51系列，其8位无符号乘法指令及16位除法指令给软件编程带来了很大的方便。另外，由于该芯片本身带看门狗定时器，因而无需外加看门狗电路，就能保证系统稳定、可靠地工作。

    2.6 存储器

    存储器芯片采用串行EEPROM芯片X24C16。该芯片是容量为2KB带写保护的I2C总线数据存储器，当WP=1时，只能读，不能写数据。它使用串行数据线(SDA)和串行时钟线（SCL）进行主从器件之间的数据传输。I2C总线上的数据传输率可达100Mbps，快速方式下可达400Mbps。在I2C总线传输中，开始和停止条件定义如下：当SCL为高时，SDA由高变低为开始条件；当SCL为高时，SDA由低变高时为停止条件（如图3(a)所示）。SDA和SCL都是双向传输线，SDA线上的数据在时钟为高期间必须是稳定的，只有当SCL线上的时钟信号为低时，数据线上的状态才可以改变（如图3(b)所示）。输出到SDA线上的每一字节必须是8位，每次传输的字节不受限制，每字节必须有一个应答位。本设计中X24C16的第5脚（SDA）和第6脚（SCL）分别接单片机的P3.6和P3.7。